超解像(画像拡大)

独自アルゴリズムによりシャープでジャギーがない高画質な出力を実現

独自の超解像(画像拡大)アルゴリズム「Dir8」をIPとして実装し、高品質リアルタイムの動画像拡大を実現しました。シャープでスムーズなエッジ補間機能により線形補間などの従来の拡大と比べジャギーを大幅に軽減します。


図92

  • Before-バイリニア補間との比較
    After-バイリニア補間との比較
    Bilinear バイリニア補間との比較 Synthesis Super-resolution
  • Before-バイリニア補間との比較
    After-バイリニア補間との比較
    Bilinear バイリニア補間との比較 Synthesis Super-resolution
  • Before-バイリニア補間との比較
    After-バイリニア補間との比較
    Bilinear バイリニア補間との比較 Synthesis Super-resolution

小容量の外部メモリでフルHD動画出力に対応

特長

  • 従来アルゴリズムに比べシャープでジャギーが少ないエッジ補間
  • フルHD(1920×1080ピクセル 60fps)、4K(3840×2160ピクセル 60fps)動画像のリアルタイム処理に対応
  • 必要な外部メモリはラインバッファーのみ
  • フレーム全体、もしくは複数のフレームをメモリに蓄える必要がないため、大容量の外部メモリが不要
  • 少ない遅延で拡大画像を出力可能
  • エッジ強調強度を調整可能
  • 入出力インターフェイスを柔軟にカスタマイズ可能
  • Altera (VIP Suite接続可能)、Xilinx FPGA対応

システム構成例

200902201508173bed539590bbe7f4

アプリケーション例

  • デジタルテレビ、ハードディスクレコーダなどのAV家電
  • 携帯電話・モバイル機器
  • ディスプレイ
  • プリンター
  • 放送機器
  • グラフィック・アクセラレータ

主な仕様

入出力 RGB、YUV*
処理速度 フルHD(1920×1080ピクセル)対応
倍率 任意の倍率に対応
出力遅延 6ライン分
検証ステータス FPGAボードで検証済み
提供形態 IPの提供形態、LSIの御提供等、ご相談に応じます

* カスタマイズにより選択可

FPGA実装例

ターゲットデバイス(一例)

StratixIII EP3SL150F1152C2
対応解像度 1080p (1920x1080) 24bpp
動作周波数 155 MHz
最大フレームレート 60fps
Combined ALUTs 16,397
Dedicated logic registers 6,609
Block memory bits 442,368

4K(UHD)実装例

図93

GPUに最適化されたソフトウェア実装

シンセシス 超解像スケーラーは、GPU computeに最適化されたOpenGL ESによる実装の結果、CPU実装と比較して最大5倍の高速化を実現し、ARM Mali T-604上ではフルHD 60fps出力に対応しています。

特長

  • モバイルGPUでFull HD 60fps出力に対応
  • 幅広いモバイル・デスクトップGPUに対応
  • CPU実装に比べ、消費電力を25%削減(ARM Mali T-604の場合)